

(11) Publication number:

10190465 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

09024175

(51) Intl. CI.:

H03M 1/44 H04N 5/335

(22) Application date: 06.02.97

09.02.9607.05.9605.11.96

JPJPJP 08

235680811245908292936

(43) Date of application

publication:

(30) Priority:

(84) Designated contracting states:

21.07.98

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor: KUSUMOTO KEIICHI

MURATA KENJI MATSUZAWA AKIRA **OKAMOTO YOICHI**

(74)


Representative:

(54) SIGNAL TRANSMISSION CIRCUIT. SIGNAL TRANSMISSION METHOD, A/D **CONVERTER AND SOLID-STATE IMAGE** PICKUP ELEMENT

(57) Abstract:

PROBLEM TO BE SOLVED: To transmit signals at a high speed with small driving power by supplying charges corresponding to input signals to a first capacitor, providing a means for transferring the charges from the first capacitor to a second capacitor and making the second capacitor larger than the first capacitor.

SOLUTION: A transfer part 100 outputs the charges corresponding to the input signals to a conversion part 200 and the conversion part 200 receives the charges and outputs signals corresponding to the received charges. When a switch S is changed from OFF to ON, the charges Q0 stored in a capacitor CO are moved to the capacitors C1 and C2. When the capacitor C1+C2 is sufficiently larger than the capacitor CO, the capacitor C1+C2 is as if a ground at the time of viewing from the side of the capacitor CO and the capacitor CO were short-circuited through a resistor R. A circuit time constant becomes C0.R and the high speed signal transmission of low power is performed by making the capacitor CO small. Also, since the ratio of the charges of the



capacitors C1 and C2 is proportional to a capacitor ratio, when the capacitor C2 is larger than the capacitor C1, almost all the charges of the capacitor C0 are stored in the capacitor C2.

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-190465

(43)公開日 平成10年(1998) 7月21日

(51) Int.Cl.6

識別記号

FI H03M 1/44

H 0 3 M 1/44 H 0 4 N 5/335

H 0 4 N 5/335

F

審査請求 有 請求項の数17 OL (全 20 頁)

(21)出願番号 特願平9-24175 (22)出願日 平成9年(1997)2月6日 (31) 優先権主張番号 特願平8-23568 (32)優先日 平8 (1996) 2月9日 (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平8-112459 (32)優先日 平8 (1996) 5月7日 (33)優先権主張国 日本 (JP) (31)優先權主張番号 特願平8-292936 平8 (1996)11月5日 (32)優先日 (33)優先権主張国 日本 (JP)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 楠本 馨一

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 村田 健治

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 松澤 昭

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 山本 秀策


最終頁に続く

(54) 【発明の名称】 信号伝達回路、信号伝達方法、A/D変換器および固体撮像素子

(57)【要約】

【課題】 アナログ信号を大きな寄生容量をもつ信号線を介して、小さい駆動能力で高速に伝達する信号伝達回路、信号伝達方法、A/D変換器および固体撮像素子を提供する。

【解決手段】 第1容量と、入力信号に対応する電荷を 第1容量に与える電荷供給部と、第2容量と、電荷を第 1容量から第2容量へ転送する転送手段と、を備えてお り、第2容量は第1容量よりも大きい。



【特許請求の範囲】

【請求項1】 入力信号を受け取り、該入力信号に対応 する出力信号を出力する信号伝達回路であって、

第1容量と、

該入力信号に対応する電荷を該第1容量に与える電荷供 給部と、

第2容量と、

該電荷を該第1容量から該第2容量へ転送する転送手段 と、を備えており、該第2容量は、該第1容量よりも大 きい信号伝達回路。

【請求項2】 前記第2容量に転送された電荷に対応する出力信号を生成する変換手段をさらに備えている請求項1に記載の信号伝達回路。

【請求項3】 前記第1容量は、第1端子および第2端 子を有し、

前記第2容量は、第1端子および第2端子を有し、

前記転送手段は、該第1容量の第1端子および該第2容量の第1端子の接続状態を変化させるスイッチであり、 該第1容量の第2端子は、該第2容量の第2端子に接続 されている請求項2に記載の信号伝達回路。

【請求項4】 前記電荷供給手段は、ドライバアンプを 有する請求項3に記載の信号伝達回路。

【請求項5】 前記電荷供給手段は、光の照射によって 電荷を発生する半導体素子を有する請求項3に記載の信 号伝達回路。

【請求項6】 前記変換手段は、

入力端子の信号を増幅して、該増幅された信号を出力端 子に出力する増幅器と、

該入力端子および該出力端子に接続された容量と、を有する請求項3に記載の信号伝達回路。

【請求項7】 前記変換手段は、可変容量を有する請求 項3に記載の信号伝達回路。

【請求項8】 入力電圧を受け取り、該入力電圧に対応するディジタル信号を出力するA/D変換器であって、該入力電圧および参照電圧の差に対応する電圧を増幅する第1増幅回路と、

該第1増幅回路から出力される電圧を保持する保持容量 と、

該保持容量に充電された電圧を増幅する第2増幅回路 と

該第1増幅回路と該第2増幅回路とを接続する配線による寄生容量と、

該第1増幅回路と該保持容量との間に設けられた第1ス イッチと、

該保持容量と該寄生容量との間に設けられた第2スイッチと、を備えており、

第1状態において、該第1スイッチはオンであり、該第 2スイッチはオフであり、

第2状態において、該第1スイッチはオフであり、該第 2スイッチはオンであるA/D変換器。 【請求項9】 入力信号を受け取り、該入力信号に対応 する出力信号を出力する信号伝達方法であって、

該入力信号に対応する電荷を第1容量に蓄積する蓄積ス テップと、

該蓄積された電荷を該第1容量から第2容量へ転送する 転送ステップと、を包含する信号伝達方法。

【請求項10】 前記第2容量に転送された電荷に対応する出力信号を生成する変換ステップをさらに包含する請求項9に記載の信号伝達方法。

10 【請求項11】 前記転送ステップおよび前記変換ステップが同時におこなわれる請求項10に記載の信号伝達 方法。

【請求項12】 前記変換ステップは、入力端子の信号を増幅して、該増幅された信号を出力端子に出力する増幅器と、該入力端子および該出力端子に接続された容量と、を用いる請求項10に記載の信号伝達方法。

【請求項13】 前記変換ステップは、可変容量を用いる請求項10に記載の信号伝達方法。

【請求項14】 入射光を受け取り、該入射光に対応す 20 る出力信号を出力する固体撮像素子であって、

第1容量と、

該入射光に対応する電荷を該第1容量に与える電荷供給 部と、

第2容量と、

該電荷を該第1容量から該第2容量へ転送する転送手段 と、を備えており、該第2容量は、該第1容量よりも大 きい固体撮像素子。

【請求項15】 前記電荷供給部がフォトダイオードであって、前記第1容量が該フォトダイオードの寄生容量30 である請求項14に記載の固体撮像素子。

【請求項16】 前記第2容量に転送された電荷に対応 する出力信号を生成する変換手段をさらに備えている請 求項15に記載の固体撮像素子。

【請求項17】 前記変換手段は、

入力端子の信号を増幅して、該増幅された信号を出力端 子に出力する増幅器と、

該入力端子および該出力端子に接続された容量と、を有する請求項16に記載の固体撮像素子。

【発明の詳細な説明】

40 [0001]

【発明の属する技術分野】本発明は、寄生容量をもつ信号線を用いて効率よく信号を伝達する信号伝達回路および方法と、アナログ信号をデジタル信号に変換するA/D変換器と、入力画像に対応する出力信号を発生する固体撮像素子とに関する。

[0002]

【従来の技術】アナログ信号をデジタル信号に変換するには、A/D変換器が用いられる。A/D変換器の回路構成としては、例えば逐次比較型、直並列型および全並50列型が用いられる。これらの方式は、変換速度、変換精

;)

度および消費電力の点でそれぞれ長所および短所をもつ.

【0003】上記3方式のうち、変換速度が最も優れているのは、全並列型であり、集積回路として実現されるA/D変換器の基本方式である。全並列型の短所としては、変換精度および消費電力が十分に満足できるものではないことが挙げられる。

【0004】近年では、携帯電子機器の消費電力を下げる必要性が高まってきている。その結果、A/D変換器に対しても低消費電力であることがますます要求されるようになってきている。したがって全並列型の代わりに直並列型のA/D変換器が用いられることが多い。

【0005】図23は、従来技術による直並列型A/D変換器を示すブロック図である。比較器2310は、アナログ入力信号Ainを受け取り、参照電圧列Refと比較する。比較器2310は、比較の結果、得られる上位ディジタル値DUをDAC(D/A変換器)2330と、演算回路2340とに出力する。DAC2330は、比較器2310から出力された上位ディジタル値DUに基づいて、下位ビットを決める基準である下位参照電圧列RefLを出力する。比較器2320は、アナログ入力信号Ainを下位参照電圧列RefLと比較することによって下位ディジタル値DLを演算回路2340に出力する。演算回路2340に出力する。演算回路2340に出力する。演算回路2340に出力する。

[0006]

【発明が解決しようとする課題】図23に示すA/D変換器においては、比較器2310から出力されるディジタル信号DUは、DAC2330によってアナログ信号RefLに変換される。DAC2330におけるD/A変換は、変換速度を低下させ、消費電力を増加する。したがってこのようなD/A変換をおこなうことなく、A/D変換器が実現できることが望ましい。つまり比較器2310がアナログ信号を比較器2320に出力することが望ましい。

【0007】しかしアナログ信号の伝達は、信号線上の 寄生容量のために、動作速度が低下や、消費電力の増大 につながる。信号線の寄生容量が生じる主な原因は、信 号線に接続された多数のスイッチ、および長い信号線で 40 ある。大きい寄生容量をもつ信号線を駆動する回路は、 大きな駆動能力を必要とし、その消費電力も大きくな ス

【0008】上述のように、アナログ信号を伝達するときには、寄生容量のためにシステムの動作速度および消費電力などが低下するという問題があった。またアナログ信号を扱うA/D変換器においても同様の問題があった。本発明は、上記課題を解決するためになされたものであり、その目的するところは、アナログ信号を大きな寄生容量をもつ信号線を介して、小さい駆動能力で高速 50

に伝達する信号伝達回路および信号伝達方法と、A/D 変換器と、固体撮像素子とを提供することにある。

[0009]

【課題を解決するための手段】本発明による信号伝達回路は、入力信号を受け取り、該入力信号に対応する出力信号を出力する信号伝達回路であって、第1容量と、該入力信号に対応する電荷を該第1容量に与える電荷供給部と、第2容量と、該電荷を該第1容量から該第2容量へ転送する転送手段と、を備えており、該第2容量は、該第1容量よりも大きく、そのことにより上記目的が達成される。

【0010】ある実施形態では、前記第2容量に転送された電荷に対応する出力信号を生成する変換手段をさら に備えている。

【0011】ある実施形態では、前記第1容量は、第1端子および第2端子を有し、前記第2容量は、第1端子および第2端子を有し、前記転送手段は、該第1容量の第1端子および該第2容量の第1端子の接続状態を変化させるスイッチであり、該第1容量の第2端子は、該第2容量の第2端子に接続されている。

【0012】ある実施形態では、前記電荷供給手段は、ドライバアンプを有する。

【0013】ある実施形態では、前記電荷供給手段は、 光によって電荷を発生する半導体素子を有する。

【0014】ある実施形態では、前記変換手段は、入力端子の信号を増幅して、出力端子に出力する増幅器と、該入力端子および該出力端子に接続された容量と、を有する。

【0015】ある実施形態では、前記変換手段は、可変容量を有する。

【0016】本発明によるA/D変換器は、入力電圧を受け取り、該入力電圧に対応するディジタル信号を出力するA/D変換器であって、該入力電圧および参照電圧の差に対応する電圧を増幅する第1増幅回路と、該増幅回路から出力される電圧を増幅する第2増幅回路と、該保持容量に充電された電圧を増幅する第2増幅回路と、該第1増幅回路と該第2増幅回路とを接続する配線による寄生容量と、該第1増幅回路と該保持容量との間に設けられた第1スイッチと、該保持容量と該寄生容量との間に設けられた第2スイッチと、を備えており、第1状態において、該第1スイッチはオンであり、該第2スイッチはオフであり、第2状態において、該第1スイッチはオフであり、該第2スイッチはオンであり、該第2スイッチはオンであり、該第2スイッチはオンであり、該第2スイッチはオンであり、該第2スイッチはオンであり、該第2スイッチはオンであり、該第2スイッチはオンであり、方であり、該第2スイッチはオンであり、方であり、方であり、方であり、方であり、そのことにより上記目的が達成される。

【0017】本発明による信号伝達方法は、入力信号を受け取り、該入力信号に対応する出力信号を出力する信号伝達方法であって、該入力信号に対応する電荷を第1容量に蓄積する蓄積ステップと、該蓄積された電荷を該第1容量から第2容量へ転送する転送ステップと、を包含しており、そのことにより上記目的が達成される。

【0018】ある実施形態では、前記第2容量に転送さ れた電荷に対応する出力信号を生成する変換ステップを さらに包含する。

【0019】ある実施形態では、前記転送ステップおよ び前記変換ステップが同時におこなわれる。

【0020】ある実施形態では、前記変換ステップは、 入力端子の信号を増幅して、出力端子に出力する増幅器 と、該入力端子および該出力端子に接続された容量と、 を用いる。

【0021】ある実施形態では、前記変換ステップは、 可変容量を用いる。

【0022】本発明による固体撮像素子は、入射光を受 け取り、該入射光に対応する出力信号を出力する固体撮 像素子であって、第1容量と、該入射光に対応する電荷 を該第1容量に与える電荷供給部と、第2容量と、該電 荷を該第1容量から該第2容量へ転送する転送手段と、 を備えており、該第2容量は、該第1容量よりも大き く、そのことにより上記目的が達成される。

【0023】ある実施形態では、前記電荷供給部がフォ トダイオードであって、前記第1容量が該フォトダイオ ードの寄生容量である。

【0024】ある実施形態では、前記第2容量に転送さ れた電荷に対応する出力信号を生成する変換手段をさら に備えている。

【0025】ある実施形態では、前記変換手段は、入力 端子の信号を増幅して、出力端子に出力する増幅器と、 該入力端子および該出力端子に接続された容量と、を有 する。

[0026]

【発明の実施の形態】本明細書において、「スイッチが 30 オン」であるとは、スイッチが閉じている状態をいう。 つまりスイッチがオンのときは、電流がスイッチを流れ る。逆にスイッチがオフ」であるとは、スイッチが開い ている状態をいう。つまりスイッチがオフのときは、電 流がスイッチを流れない。

【0027】 (実施形態1) まず本発明の信号伝達回路 および信号伝達方法を説明する。

【0028】図1は、本発明の信号伝達回路および信号 伝達方法の原理を示す図である。本発明の信号伝達回路 は、転送部100および変換部200を備えている。転 40 送部100は、入力された信号に対応する電荷を変換部 200に出力する。変換部200は、電荷を受け取り、 受け取った電荷に対応する信号を出力する。

【0029】容量C1は、例えば、転送部100と変換 部200との間の配線による浮遊容量であるが、これに は限られない。容量C1は、転送部100および変換部 200を結ぶ信号線とグラウンドとの間に生じる容量性 負荷であれば何でもよい。すなわち、配線の浮遊容量 や、転送部100に接続された電子的なスイッチがもつ 容量などのようにディスクリートな部品に起因しない容 50 量でもよく、また逆にチップコンデンサのようにディス クリートな部品に起因する容量でもよい。

【0030】転送部100は、容量C0、抵抗Rおよび スイッチSを有し、これらは直列に接続されている。ス イッチSがオフ(すなわちスイッチSが開いている状 態)であるとき、容量COには、電荷供給部(不図示) によって電荷Q0が与えられている。スイッチSがオフ である初期状態において、容量C1およびC2は電荷を 蓄えておらず、容量C1およびC2の電位差はゼロであ 10 るとする。スイッチSは、電荷Q0を変換部200に転 送するときに、オン(すなわちスイッチSが閉じている 状態)になる。抵抗Rは、容量C0と容量C1およびC 2との間に存在する抵抗を代表しており、典型的にはス イッチSがもつ抵抗である。

【0031】スイッチSがオフからオンになると、容量 C0に蓄積された電荷Q0は、容量C1およびC2に移 動する。スイッチSがオンのときの、容量C1の両端の 電位差および容量C2の両端の電位差を△Vとする。こ こで容量(C1+C2)が容量C0と比較して、十分に 大きいと仮定する。このとき、容量COからみれば、容 量(C1+C2)は、あたかもグラウンドのようにみえ る。言い換えれば、容量COは抵抗Rを介して短絡され ているとみなすことができる。

【0032】図2は、(C1+C2) >> C0が成り立 つときの図1の回路の等価回路図である。図2の回路に おいては、容量COに蓄えられた電荷QOが抵抗Rを介 して放電されるので、時定数は、CO・Rに等しい。高 速な信号伝達を実現するためには、この時定数CO・R を小さくする必要がある。ここで抵抗Rは、従来のスイ ッチSがもつ抵抗である。したがって図2の時定数C0 ・Rを小さくするためには、容量COの値を小さく設定 すればよいことがわかる。本発明によれば、容量COを 小さく設定することによって、時定数CO・Rを十分、 小さくすることが可能である。

【0033】すなわち本発明においては、(C1+C 2) >> C 0 なる関係が満たされることによって、ロー パワーで高速な信号伝達が可能となる。また容量C0を 小さくすることによって、入力される信号源の駆動力が 小さくても、本発明の信号伝達回路には接続されうると いう効果を奏する。さらに容量COに蓄積された電荷を 容量C1およびC2に転送し、電荷を配分することは、 雑音を生じないので、従来の信号伝達回路に比較してS /N比の向上を実現できる。

【0034】再び図1を参照する。スイッチSがオンの ときは、容量C0に蓄えられた電荷Q0が容量C1およ びC2に分配される。上述の仮定により、電荷Q0がす べて容量C1およびC2に移動する。この仮定のもとで は、端子Aに発生する電圧ΔVは、ほとんどゼロであ る。容量C1およびC2について以下の式1および式2 が成り立つ。

【0035】 $\Delta q1 = C1 \cdot \Delta V$ (式1) $\Delta q2 = C2 \cdot \Delta V$ (式2)

ここで Δ q 1 および Δ q 2 は、それぞれ容量C 1 および C 2 に蓄えられる電荷を示す。

【0036】式1および式2から電圧 Δ Vを消去すると、以下の式3が得られる。

【0037】 $\Delta q1/\Delta q2=C1/C2$ (式3) 式3から明らかなように容量C2に対する容量C1の比は、電荷 $\Delta q2$ に対する電荷 $\Delta q1$ の比に等しい。したがって容量C2が容量C1に比べて十分、大きければ、電荷Q0のほとんどすべてが容量C2に蓄えられることになる。このことは、本発明によれば、容量C1 (例えば浮遊容量などに起因する)が存在するにもかかわらず、その影響を受けることなく電荷Q0を容量C0から容量C2へと転送することが可能なことを意味する。よって本発明においては、容量C1よりも容量C2が大きいことが好ましい。

【0038】次に、本発明による信号伝達回路および方法における電荷供給部を説明する。

【0039】図3は、容量C0に電荷Q0を供給する電荷供給部の一例を示す回路図である。電荷供給部300は、コンプリメンタリ接続されたPチャネルFET(電界効果トランジスタ)302とNチャネルFET304とを備えている。FET302および304のゲートをH(ハイレベル)にすると、電源VDDから容量C0に電荷が供給される。図3の回路は、FETによるインバータであるが、これには限られない。電荷供給部300は、電源からの電荷を制御して、容量C0に与えるドライバアンプであれば、上述の回路と異なる構成であってもよい。

【0040】図4は、ダイオードを用いた電荷供給部を示す回路図である。電荷供給部300は、ダイオードDiを有する。ダイオードDiを逆バイアスにすれば、ダイオードDiに接合容量が形成される。この接合容量を上述の容量C0として用いることができる。ダイオードDiの接合部に光が照射されると、接合部に電荷が生じる。この電荷を図1の電荷Q0として用いることができる。図4の回路は、ダイオードを用いているが、これには限られない。電荷供給部300は、光によって電荷を発生する半導体素子であれば、他の素子であってもよい。

【0041】さらに、本発明による信号伝達回路および方法における変換部200を説明する。

【0042】図5は、変換部200の一例を示す回路図である。図5の変換部200は、インバータ202、容量204およびスイッチ206を有する。インバータ202は、増幅率Gをもつ。ここでは増幅率Gは負である。すなわち入力電圧をVi、出力電圧をVoとすれば、Vo=G・Viであり、出力電圧Voは、入力電圧Viと逆位相である。インバータ202の入力端子およ50

び出力端子は、容量204の2つの端子に接続されている。容量204のキャパシタンスは、C2fである。

【0043】図5の回路においては、端子Aからみたと きのみかけの容量が(-G+1)・C2fとなる。これ は、後で数式を用いて詳述するように、インバータ20 2の負帰還動作による。したがって容量C2 f が小さく ても、インバータ202が並列に容量204に接続され るために、端子Aからみた容量は大きくなる。この容量 (-G+1) · C 2 f が、図1の容量C 2に対応する。 10 図5の回路においては、容量COから与えられた電荷Q 0は、容量204に転送されるとともに、インバータ2 02によって増幅されてから端子Bに出力される。よっ て与えられた電荷QOに対応する電圧は、端子Bから出 力される。図5に示す回路を動作させれば、信号を伝達 するステップ(つまり電荷を転送するステップ)と、信 号を読み出すステップとが同時におこなわれる。その結 果、信号伝達に必要な時間を短縮することができるとい う効果を有する。

【0044】図6は、可変容量を用いる変換部200の 回路図である。変換部200は、可変容量VCを有す る。可変容量VCは、外部からの制御によってその容量 値を変えることができる。端子Aは、電荷Q0を受け取 るとともに、電荷Q0に対応する電圧を出力する。

【0045】容量C0から電荷Q0を容量VCに転送するときには、容量VCの値を容量C0と比較して十分、大きく設定する。電荷Q0の転送後、電荷Q0を出力電圧として端子Aから読み出すときには、容量VCの値を小さく設定する。電荷の転送の前後で、容量C0に対する容量VCの比は、大から小へと変化する。その結果、30 端子Aの電圧も高くなる(つまり容量VCの両端の電位差が大きくなる)。これにより本発明によれば、電荷Q0に対応する電圧、つまり出力信号を外部に読み出すのに都合がよい。なお、図6に示す回路を動作させるためには、信号を伝達するステップ(つまり電荷を転送するステップ)と、信号を読み出すステップとを逐次的におこなう。図6の回路は、S/N比の劣化なしに転送された電荷に対応する電圧をブーストすることができるという効果を有する。

【0046】(実施形態2)図7は、本発明によるA/D変換器のブロック図である。上位増幅器列710は、アナログ入力信号Ainと、複数の参照電圧Refとを受け取り、アナログ入力信号Ainと参照電圧Refとの差を増幅して出力する。下位増幅器列720は、参照電圧Refのうち、アナログ入力信号Ainの電圧の近傍の参照電圧だけを選択し、選択された参照電圧を補間することによって下位ビットのデータDLを出力する。増幅器列730は、アナログ入力信号Ainが複数の参照電圧Refによって規定される区間のうちのどの区間に属するかを示す上位ビットのデータDUを出力する。演算回路740は、データDUおよびデータDLをまと

めることによって、入力されたアナログ信号の電圧に対応する、最終的に変換されたディジタルデータDou t を出力する。

【0047】図7に示すように、本発明によるA/D変換器は、従来技術によるA/D変換器と異なり、D/A変換部をもたない。これにより、D/A変換部によって消費される電力を削減することができる。また本発明によるA/D変換器を集積化したときには、そのチップサイズを小さくすることができる。これはD/A変換部が占めるチップ面積が大きいことによる。

【0048】図8は、本発明によるA/D変換器の回路図である。図8の中の参照符号のうち、末尾にa、b、c、…のアルファベットが付された、同じ番号の要素は、同じ回路構成をもつ。例えば第1増幅回路列5に含まれる第1増幅回路6a~6iは、いずれも同じ回路構成である。また例えば第1増幅回路6a~6iを総称するときは、単に「第1増幅回路6」というように、末尾のアルファベットを省略する。

【0049】図8においては、同じ回路構成の要素がもつ端子(アルファベット1文字で示された端子)の参照符号は、繁雑さを避けるために、代表となる1つだけに付している。例えば、第1増幅回路6は、いずれも端子a、b、cおよびyをもつが、第1増幅回路6aにだけこれらの参照符号を付し、第1増幅回路6b~6iには付していない。

【0050】定電圧源1は電圧Vr1を、定電圧源2は電圧Vr9を、抵抗列4の両端に加える。本明細書で単に「電圧」というときは、グラウンドからの電位をいう。抵抗列4は、定電圧源1によって与えられた電圧Vr9との間30の電圧を等分割するための抵抗列であり、抵抗4a~4hを有する。なお、抵抗列4が有する抵抗の個数はこれに限られない。また、ここでは電圧Vr1およびVr9の間の電圧は等分割されるが、等分割されなくてもよい。

【0051】アナログ信号源3は、A/D変換器に入力電圧Vinを供給する。A/D変換器は、電圧Vinを入力信号として受け取り、A/D変換を施すことによって、電圧Vinに対応するディジタル値を出力信号として出力する。

【0052】第1増幅回路列5は、第1増幅回路6a~6iを有する。第1増幅回路6a~6iは、入力電圧Vinを標本化してから、標本化された電圧Vinと、それぞれ参照電圧Vr1~Vr9との差電圧を増幅し出力する。

【0053】ラッチ・中間保持回路列7は、第1ラッチ 回路8a~8iおよび中間保持回路9a~9iを有す る。第1ラッチ回路8a~8iは、それぞれ第1増幅回 路6a~6iの出力信号を増幅することによって、ディ ジタル信号を出力する。このディジタル信号は、H(ハ 50 イ)レベルとして電源電圧VDD(例えば3.3V)を、L(ロー)レベルとしてグラウンドレベルVSS(例えば、0V)をとる。中間保持回路9a~9iは、それぞれ第1増幅回路6a~6iの出力信号を受け取り、保持する。第1ラッチ回路8は、入力電圧Vinが8つの電圧区間Vr1~Vr2、Vr2~Vr3、Vr3~Vr4、…、Vr8~Vr9のうちのどれに属するかを示すデータを上位データ処理回路13に出力する。

【0054】デマルチプレクサ列10は、デマルチプレ 10 クサ11a~11 i を有する。デマルチプレクサ11a ~11 i は、それぞれ中間保持回路9a~9iの出力を 受け取り、信号線si1~si4のうちの1つに選択的 に出力する。

【0055】信号線列12は、信号線 $si1\sim si4$ を有する。信号線 $si1\sim si4$ は、中間保持回路 $9a\sim 9i$ から出力された信号を、それぞれ第2増幅回路 $15a\sim 15d$ に伝える。

【0056】上位データ処理回路13は、ラッチ回路8 a~8 i から出力されたデジタル信号を受け取り、上位のデジタル値にエンコードし、出力する。ここで「上位のディジタル値」とは、入力信号に対応する最終的に得られたディジタル値のうちの上位のビットによって表現される値である。この実施形態においては、上位のディジタル値は、上述の8つの電圧区間のうちの1つを表すので、3ビットの情報をもつ。

【0058】第2増幅回路列14は、第2増幅回路15 a ~ 15 d を有する。第2増幅回路15 a ~ 15 d は、それぞれ信号線 s i $1\sim$ s i 4 に接続されて、デマルチプレクサ11 a ~ 11 i のうちの4 つから出力された信号を増幅し出力する。

40 【0059】補間回路16は、第3増幅回路17A1~17A4と、第3増幅回路17B1~17B3とを有する。第3増幅回路17A1~17A4は、それぞれ第2増幅回路15a~15dから出力された電圧を増幅し、出力する。第3増幅回路17B1~17B3は、それぞれ、隣接する第2増幅回路15a~15dの出力電圧を補間する。

【0060】第2ラッチ回路18a~18gは、それぞれ第3増幅回路17A1~17A4および17B1~17B3の出力信号を増幅することによって、ディジタル信号を出力する。第1ラッチ回路8a~8iの動作と同

様、このディジタル信号は、Hレベルとして電源電圧V DDを、LレベルとしてグラウンドレベルVSSをと る。補間回路16は、例えば入力された電圧が例えば電 圧Vr3およびVr4の間に位置するときには、Vr2 およびVr3の間と、Vr3およびVr4の間と、Vr 4およびVr5の間とをそれぞれ補間する。入力された 信号の電圧が電圧Vr2およびVr3の間に位置すれ ば、補間回路16は、上位のディジタル値のうちの最下 位ビット (いわゆるキャリービット) として+1を出力 する。逆に入力された信号の電圧が電圧Vr3およびV 10 r 4の間に位置すれば、補間回路16は、上位のディジ タル値の最下位ビット (いわゆるキャリービット) とし て-1を出力する。後述するように補間回路において は、第2増幅回路15からの出力電圧の中点を求める補 間をおこなう。したがって下位のディジタル値は、上述 のキャリービットを除けば1ビットの情報をもつ。

【0061】クロック発生回路19は、ラッチ回路やデ マルチプレクサなどにクロックを出力することによっ て、回路全体の動作を同期させる。下位データ処理回路 20は、補間回路16から出力されたデジタル信号を受 20 け取り、下位のデジタル値に変換する。演算回路21 は、上位データ処理回路13から出力された上位データ と、下位データ処理回路20から出力された下位データ とを受け取り、それぞれのデータを統合する処理をおこ なうことによって最終的な(つまり全ビットの) A/D 変換されたディジタル値を出力する。クロック入力端子 22は、変換周波数に一致した周波数のクロックを受け 取り、クロック発生回路19に出力する。出力端子23 は、最終的なA/D変換値を出力する。

【0062】以下に、本発明によるA/D変換器の動作 をより詳細な回路図と、図8とを参照しながら説明す

【0063】図9は、第1増幅回路6の回路図である。 端子aは、電圧Vinをもつアナログ信号を受け取る。 端子bは、抵抗列4からの参照電圧Vrn (n=1、 2、3、…、9) を受け取る。スイッチS1~S3は、 後述するタイミングでオン・オフすることによって、第 1増幅回路6の動作状態を標本化および増幅のうちの1 つに設定する。端子 c は、スイッチ S 1 ~ S 3 のオン・ オフを制御する信号を受け取る。第1増幅回路6によっ て標本化され、増幅された信号は、端子yから出力され る。標本化容量24は、入力されたアナログ信号の電圧 に充電することによって標本化をおこなう。反転増幅器 25は、端子aおよびbに入力されたアナログ信号の差 電圧を増幅し出力する。

【0064】図10は、スイッチS1~S3のオン・オ フと、第1増幅回路6の動作状態(標本化および増幅) とを示す図である。標本化期間においては、スイッチS 1および53はオンであり、スイッチ52はオフであ

量24に蓄積された電荷Q1は次式のようになる。

 $[0065]Q1=C1 \cdot (Vin-Va)$ ここで、電圧Vinは、スイッチS1がオンからオフに 変化したときの端子aに入力されたアナログ信号電圧の 瞬時値(図10の時刻t1におけるアナログ信号の瞬時 値)である。電圧Vaは、スイッチS3がオンであると きの反転増幅器25の入力端子(つまり端子B) および 出力端子における電圧である。

【0066】増幅状態では、スイッチS1およびS3は オフであり、スイッチS2はオンである。このとき端子 bには抵抗列4から参照電圧Vrn(n=1、2、3、 …、9) が与えられる。スイッチS3がオフのとき、端 子Bは開放状態(open状態)であり、標本化期間に おいて蓄積された容量24の電荷Q1は保持される。よ って端子Bの電圧VBに対して次式が成り立つ。

 $[0067]Q1=C1 \cdot (Vrn-VB)$ 式4および式5からQ1を消去して電圧VBについて整 理すると次式のようになる。

[0068] VB = Vrn - Vin + Va式6からわかるように増幅状態においては、電圧VB は、スイッチS3がオンのときの端子Bの電圧Vaから 電圧(Vrn-Vin)だけシフトされている。

【0069】反転増幅器25は、その入力電圧が電圧V a の近傍にあるとき、電圧利得(-G)(G>>0)を もつとする。このとき第1増幅回路6の出力電圧Vo1 は次式で表される。

[0070]

 $Vol = -G \cdot (Vrn - Vin) + Va$ (式7) 上式に表されるように、第1増幅回路6の出力電圧Vo 1は、アナログ信号の電圧Vinと参照電圧Vrnとの 電圧差が利得(-G)で増幅されて、電圧Vaだけシフ トされている。

【0071】図11は、第1ラッチ回路8および第2ラ ッチ回路18の回路図である。第1ラッチ回路8および 第2ラッチ回路18は同じ構成をもつので、以下の説明 では、第1ラッチ回路8だけを説明する。第2ラッチ回 路18は、第1ラッチ回路8と同様に機能する。なお以 下の説明で第1ラッチ回路8の参照符号の直後のカッコ 内に示す参照符号は、第2ラッチ回路18の対応する端 子を表す。

【0072】端子d(端子p)は、第1増幅回路6の出 力端子 y から出力された信号を受け取る。 反転増幅器 2 7の入力端子は、反転増幅器26の出力端子から出力さ れた信号を受け取る。つまり反転増幅器26および27 は、直列接続されることによって非反転増幅器を形成す る。直列に接続された反転増幅器26および27によっ て増幅された信号は、端子f(端子r)から出力され る。スイッチS4およびS5は、後述するタイミングで オン・オフすることによって、第1ラッチ回路8および る。標本化容量24の容量値をC1とすると、標本化容 50 第2ラッチ回路18の動作状態をラッチおよびスルーの

うちの1つに設定する。端子e(端子q)は、スイッチ S4およびS5のオン・オフを制御する信号を受け取 る。

【0073】図12は、スイッチS4およびS5のオン ・オフと、第1ラッチ回路8および第2ラッチ回路18 の動作状態(ラッチおよびスルー)とを示す図である。 ラッチ期間においては、スイッチS4はオフであり、ス イッチS5がオンである。このとき反転増幅器26およ び27で構成された非反転増幅器の入力端子(つまり反 転増幅器26の入力端子)は、出力端子(つまり反転増 10 幅器27の出力端子) に接続される。また非反転増幅器 の入力端子は、端子dと切り離される。その結果、入力 されたデジタル値は、ラッチ回路8によって保持され る。

【0074】スルー期間においては、スイッチS4はオ ンであり、スイッチS5がオフである。このとき反転増 幅器26は、端子dから入力された信号を受け取り、増 幅してから反転増幅器27に出力する。さらに反転増幅 器27は、反転増幅器26から出力された信号を増幅し 号は、反転増幅器26および27によって増幅されるこ とによって、ディジタル信号に変換される。このディジ タル信号は、Hレベルとして電源電圧VDDを、Lレベ ルとしてグラウンドレベルVSSをとる。

【0075】図13は、中間保持回路9の回路図であ る。端子Aは、第1増幅回路6の出力端子yからの信号 を受け取る。保持容量28は、端子Aに入力された信号 の電圧を保持する。スイッチS6は、後述するタイミン グでオン・オフすることによって、中間保持回路9の動 作状態を充電および転送のうちの1つに設定する。 端子 Bは、スイッチS6のオン・オフを制御する信号を受け 取る。端子Dは、保持された電圧をもつ信号を出力す る。

【0076】図14は、スイッチS6のオン・オフと、 中間保持回路9の動作状態(充電および転送)とを示す 図である。充電期間においては、スイッチS6はオンで ある。充電期間においては、保持容量28は、第1増幅 回路6から出力された信号の電圧を保持する。転送期間 においては、保持された電圧に対応する電荷が第2増幅 回路15に転送される。この電荷の転送については、後 40 で詳しく説明する。

【0077】図15は、デマルチプレクサ11の回路図 である。端子gは、中間保持回路9から出力された信号 を受け取る。スイッチS7~S10のうちの1つは、排 他的にオンになることによって、入力された信号が選択 的に端子i1~i4に出力される。端子hは、スイッチ S7~10のオン・オフを制御する信号を受け取る。

【0078】図16は、スイッチS7~S10のオン・ オフと、デマルチプレクサ11の導通状態(i1~i

4) とを示す図である。スイッチS7~S10がオンで あるとき、端子gは、それぞれ端子i1~i4に接続さ れる。デマルチプレクサ11a~11iの端子i1~i 4は、それぞれ信号線 s i 1~s i 4に接続されてい る。

14

【0079】図17は、第2増幅回路15の回路図であ る。第2増幅回路15a~15dの端子jは、それぞれ 信号線 s i 1~ s i 4に接続されている。 反転増幅器 2 9は、信号線列12を介して端子 j においてデマルチプ レクサ11からの出力を受け取る。帰還容量30は、反 転増幅器29の入力端子および出力端子に接続されてい る。スイッチS11は、帰還容量30の2つの端子に接 続されている。帰還容量30に蓄えられた電荷を放電す るときには、帰還容量30は、オン状態になる。端子k は、スイッチS11のオン・オフを制御する信号を受け 取る。端子1は、反転増幅器29の出力端子からの信号 を出力する。

【0080】図18は、スイッチS11のオン・オフ と、第2増幅回路15の動作状態(リセットおよび標本 てから端子fにおいて出力する。端子dに入力された信 20 化)とを示す図である。スイッチS11がオンであると き、帰還容量30が短絡されるために、第2増幅回路1 5はリセット状態になる。すなわちリセット状態におい ては、反転増幅器29の入力端子および出力端子が短絡 されるときの電圧Vaが端子lから出力される。スイッ チS11がオフであるとき、帰還容量30には入力され た電圧に対応する電荷が蓄えられ、標本化がおこなわれ る。

> 【0081】本発明のA/D変換器における第1増幅回 路6、中間保持回路9、デマルチプレクサ11、信号線 列12および第2増幅回路15の動作を、式7~式3 5、図8、図19および図22を用いて以下に詳細に説 明する。図19は、図8のうち、第1増幅回路6、中間 保持回路9、デマルチプレクサ11、信号線列12およ び第2増幅回路15を代表する要素を示す回路図であ る。図22は、図8に示す回路の要素がおこなう動作の タイミングを示す図である。図22においては、時間の 経過にしたがって、左から右へ向かう順序で動作が実行 される。

> 【0082】図19において、第1増幅回路6が増幅状 態であるときの第1増幅回路6の端子Aにおける出力電 圧Vo1は、式7に既に示したようにVo1=-G・

> (Vrn-Vin)+Va(式7) とかける。第1増 幅回路6が増幅するときは、中間保持回路9は充電状態 (図22を参照)であり、スイッチS6はオンである。 中間保持回路9の保持容量28は、第1増幅回路6の出 力電圧Volを充電する。保持容量28の容量値をC2 とすると、保持容量28に蓄えられた電荷Q2は、次式 で表される。

[0083]

 $Q2 = C2 \cdot (-G \cdot (Vrn - Vin) + Va)$ (式8)

式8の一部を展開すれば、

$$Q2=C2\cdot (-G\cdot (Vrn-Vin))+C2\cdot Va \quad (式9)$$

式9の右辺の第1項および第2項をそれぞれQ2aおよ

びQ2 b とおけば、

Q2
$$a = C2 \cdot (-G \cdot (Vrn - Vin))$$
 (式10)

 $Q2b=C2 \cdot Va$ (式11)

デマルチプレクサ11のスイッチS7がオンであり、ス イッチS8、S9およびS10がオフであるとき、デマ ルチプレクサ11の端子gは、信号線列12のうちの信 号線silに接続される。このとき、中間保持回路9の スイッチS6はオフである。図8に示すように、信号線 10 次式で表される。 sil, si2, si3 tst si4 kt kt, 2 th 7 th 9 個のデマルチプレクサが接続される。その結果、スイッ チS7~S10と、信号線si1~si4とがそれぞれ 接続する点には、無視できない大きさの寄生容量が存在 する。図19においては、この寄生容量は、信号線 s i 1に接続された容量CSとして表現されている。

【0084】第2増幅回路15は、中間保持回路9の保 持容量28に蓄積された電荷Q2aを受け取る。第2増 幅回路15は、電荷Q2aを受け取る動作である標本化 (スイッチS11がオフの状態)をおこなう前に、リセ 20 次式のように表される。 ット (スイッチS11がオンの状態) をおこなう。この リセットをおこなっている期間においては、デマルチプ レクサ11のスイッチS7~S10は、すべてオフであ る待機期間である。したがってリセット期間において は、端子jの電圧は、第2増幅回路15のスイッチS1 1がオンであるときに出力される電圧Vaに等しい。よ ってリセット期間に寄生容量CSに蓄えられる電荷QS rは、次式で表される。

 $[0085] QSr = CS \cdot Va$ (式12) さらにリセット期間ではスイッチS11がオンであるの 30 表される。 で、容量30 (容量値C3) に充電される電荷Q3rは ゼロである。

[0086]Q3r=0(式13)

第2増幅回路15の標本化期間では、デマルチプレクサ 11のスイッチS7はオンであり、中間保持回路9のス イッチS6、第2増幅回路15のスイッチS11および デマルチプレクサのスイッチS8~S10はオフであ

> Q2+QSr+Q3r=Q2h+QSh+Q3h(式21)

式21に式9、12、13、18、19および20を代 入して端子jの電圧Vjについて整理すれば次式を得 る。

[0094]

【数1】

$$V j = \frac{C2(-G \cdot (Vrn - Vin))}{C3 \cdot (1 + G) + C2 + CS}$$

【0095】数1の分子と分母をGで割ると、次式が得 られる。

[0096]

$$V_j = -C_2/C_3 \cdot (V_{r_n} - V_{i_n}) \quad (\stackrel{\cdot}{\text{A2}} 3)$$

る。その結果、中間保持回路9の保持容量28に蓄積さ れた電荷Q2aは、第2増幅回路15に転送される。こ の電荷が転送されるステップを数式を用いて以下で説明 する。標本化期間における端子jの電圧を(Vj+V

a)とすると、第2増幅回路15の出力電圧Vo2は、

 $[0087] \text{ Vo } 2 = -G \cdot \text{V j} + \text{V a}$ (式14) ここで (-G) (G>>0) は、第2増幅回路15の反 転増幅器29の電圧利得である。端子jと端子lとの電 圧差Vjlは、次式のように表される。

[0088]

V j l = (V j + V a) - V o 2(式15)

式15に式14を代入すると、

 $V j l = (1+G) \cdot V j$ (式16)

容量値C3をもつ容量30に蓄えられる電荷Q3hは、

 $[0089]Q3h=C3 \cdot Vjl$ (式17)

式17に式16を代入すると、式18が得られる。

[0090]

 $Q3h=C3 \cdot (1+G) \cdot Vj$ (式18)

容量値C2をもつ保持容量28に蓄えられる電荷Q2h は、次式のように表される。

[0091]

 $Q2h=C2 \cdot (Vj+Va)$ (式19)

寄生容量CSに蓄えられる電荷QShは、次式のように

[0092]

 $QSh = CS \cdot (Vj + Va)$ (式20)

リセット期間および標本化期間では、容量C2、CSお よびC3に蓄えられた電荷量が保存されるので次式が成 り立つ。

[0093]

【数2】

$$V j = \frac{-C2(Vrn - Vin)}{C3(\frac{1}{G} + 1) + \frac{C2}{G} + \frac{CS}{G}}$$

【0097】ここで、実際の設計の値を考慮すると、次 式が成り立つ。

[0098] C2, C3, CS<<G (式22) 数2に式22を適用すると、数1は理解しやすい式23 に変形できる。

[0099]

すなわち、図19の端子jには式23で表される電圧変 50 化が伝達される。伝達された信号は、参照電圧Vrnと

アナログ信号Vinとの電圧差を(-C2/C3) 倍し た電圧であり、A/D変換されるべき電圧 (Vrn-V in) に対応する電圧が伝達されている。また式23 は、伝達される電圧Vjが寄生容量CSの影響を受けな いことを意味する。これは、帰還容量30による反転増 幅器29の負帰還動作によって、図19の端子jの電圧 変化が抑制され、その結果、寄生容量CSへの電荷の充 放電がほとんどおこなわれないことによる。このため第 2増幅回路15は、寄生容量CSの影響を受けることな く動作ができる。これは本発明による信号伝達回路、信 10

$$V \circ 2 = G \cdot C 2 / C 3 \cdot (V r n - V i n) + V a$$

図20は、第3増幅回路17Aおよび17Bの回路図で ある。図20は、第3増幅回路17A1、17A2およ び17日1だけを示すが、第3増幅回路17A3、17 A4、17B2および17B3のブロックも同様の構成 をもつ。

【0102】標本化容量31および36は、それぞれ端 子mおよびEにおいて入力された電圧を標本化する。補 間容量33および34は直列に接続されており、その容 続された点の電圧は、端子mの電圧および端子Eの電圧 の平均電圧に等しい。反転増幅器32、35および37 は、それぞれ端子mの電圧、端子mおよび端子Eの平均 電圧および端子Eの電圧をそれぞれ受け取り、増幅して から端子o、FおよびGから出力する。スイッチS12 ~14は、それぞれ反転増幅器32、35および37の 入力端子および出力端子を短絡または開放状態にする。 端子mは、第2増幅回路15の出力端子1に接続されて おり、端子Eは、端子mに接続された第2増幅回路15 と隣接する第2増幅回路15の出力端子1に接続され る。端子nは、スイッチS12~14のオン・オフを制

$$Vo2m=G \cdot C2/C3 \cdot (Vrn-Vin) + Va$$
 (式26)
 $Vo2E=G \cdot C2/C3 \cdot (Vr(n+1)-Vin) + Va$ (式2

ここで、電圧VrnおよびVr(n+1)は、隣接する 抵抗列4からの参照電圧である。電圧Vo2mおよびV o 2 Eは、第1 増幅回路 6 における参照電圧に対応す る。よって第3増幅回路17A1の出力電圧Vo3oお よび第3増幅回路17A2の出力電圧Vo3Gは、式7 を参照すれば、次式が得られる。

[0106]

式26および式27をそれぞれ代入すると、次式が得ら れる。

$$V \circ 3 \circ = -G \cdot G \cdot C \cdot 2 / C \cdot 3 \cdot (V \cdot r \cdot n - V \cdot i \cdot n) + V \cdot a$$
 (式30)
 $V \circ 3 \cdot G = -G \cdot G \cdot C \cdot 2 / C \cdot 3 \cdot (V \cdot r \cdot (n+1) - V \cdot i \cdot n) + V \cdot a$ (式31)

容量33および容量34の容量値は等しいので、端子F の電圧は、端子oの電圧と端子Gの電圧との中間値に等 しい。よって端子Fにおける出力電圧Vo3Fは、次式 で表される。

[0108]

 $V \circ 3F = (V \circ 3 \circ + V \circ 3G) / 2$ 式30および31を代入すると、次式が得られる。 50 [0109]

号伝達方法およびA/D変換器が、従来技術に対して有 する大きな効果である。以上の説明からわかるように、 大きな値をもつ寄生容量 CSが信号線 s i 1~s i 4上 に存在しても、本発明によれば、信号伝達を効率におこ なえ、その結果、回路の高速動作が実現できる。端子1 の電圧Vo2は次式で示される。

 $[0100] V_0 2 = -G \cdot V_j + V_a$ 式24に式23を代入すると次式が得られる。

[0101]

(式25)

御する信号を受け取る。

【0103】図21は、スイッチS12~S14のオン ・オフと、第3増幅回路17Aおよび17Bの動作状態 (標本化および増幅) とを示す図である。スイッチS1 2~S14がオンであるとき、第3増幅回路17Aおよ び17Bは、入力された信号を標本化する。スイッチS 12~S14がオフであるとき、第3増幅回路17Aお よび17Bは、入力信号の電圧と標本化期間に標本化さ 量値は等しい。したがって補間容量33および34が接 20 れた電圧との比較をおこなう。以下に第3増幅回路17 Aおよび17Bの動作を詳細に説明する。

> 【0104】図22を再び参照すれば、第3増幅回路1 7Aおよび17Bのリセット期間(図21においては標 本化期間と示す) においては、前段の第2増幅回路15 もリセット期間である。端子m、Eに入力された電圧 は、第2増幅回路15のスイッチS11がオンのときの 出力電圧Vaである。次に、第3増幅回路17Aおよび 17Bの増幅状態において、端子mおよび端子Eに入力 された電圧をそれぞれ電圧Vo2mおよびVo2Eとす 30 ると、次式が得られる。

[0105]

 $V \circ 3F = -G \cdot G \cdot C2/C3 \cdot ((V r n + V r (n+1))/2 - V$

(式33) in) + Va

式33を式30および式31と比較すると、図20の回 路によれば、隣接する参照電圧VェnおよびVェ(n+ 1) の中間の参照電圧 ((Vrn+Vr(n+1))/ 2) を得ることができるので、A/D変換のデータ(つ まりA/D変換の解像度)を増すことができる。第3増 幅回路17Aおよび17Bから出力される電圧Vo3 o、Vo3GおよびVo3Fは、第2ラッチ回路18 (図8および図11を参照)によって、デジタル値に変 10 換される。第2ラッチ回路18から出力されたデジタル 値は、下位データ処理回路20 (図8を参照) によって 下位デジタル値にエンコードされる。

【0110】本実施形態においては、下位データ処理回 路20は、キャリービットとして+1、0および-1を 演算回路21に出力する。これにより例えば電圧Vin が電圧Vr3よりもわずかに大きい(ただしVr1>V r9) ときに、電圧Vinが電圧Vr3およびVr4の 間に位置するという誤った結果が上位データ処理回路1 3によって出力されたときであっても、キャリービット によって誤差を修正できるという効果を有する。演算回 路21は、上位のディジタル値、下位のディジタル値お よびキャリービットに基づいて、変換された全ビットを もつ (ここでは上位3ビット、下位1ビットの合計4ビ ット) 最終的なディジタル値を端子23に出力する。ク ロック発生回路19は、前述した各回路ブロックに供給 されるクロック信号を供給する。

【0111】再び図22を参照する。図22のタイミン グチャートに示す動作は、それぞれ1クロックの周期に 相当する時間(以下、1クロック期間という)で実行さ れるとすると、変換周期は、2クロック期間に等しい。 すなわちある時刻に入力されたアナログ信号をディジタ ル信号に変換するためには、2クロック期間しか必要で はない。これは、本発明のA/D変換器によれば、第1 増幅回路6、第1ラッチ回路8、上位データ処理回路1 3、中間保持回路9、デマルチプレクサ11、第2増幅 回路15、第3増幅回路17Aおよび17B、第2ラッ チ回路18および下位データ処理回路20は、それぞれ 2クロック期間で、パイプライン的な処理をおこなうこ とによる。その結果、本発明によれば、低消費電力で、 かつ高速なA/D変換をおこなうことができる。

【0112】第1増幅回路6は、標本化および増幅の2 クロック期間において、参照電圧と入力電圧との差に対 応する電圧を出力する。第1ラッチ回路8は、スルーお よびラッチの2クロック期間において、第1増幅回路6 から受け取った信号をディジタル値に変換して上位デー タ処理回路13に出力する。上位データ処理回路13 は、第1ラッチ回路8からのディジタル値に基づいて、 入力電圧Vinの近傍の4つの参照電圧に対応する信号 が中間保持回路9から信号線si1~si4に出力され 50

るように、デマルチプレクサ11を制御する。例えば電 圧Vinが電圧Vr3と電圧Vr4との間に位置すれ ば、信号線si1~si4に中間保持回路9b~9eか らの出力が選択的に供給されるようにデマルチプレクサ 11を制御する。上位データ処理回路13が出力した上 位のディジタル値は、さらに1クロック期間後に出力さ れる下位データ処理回路20が出力した下位のディジタ ル値と組み合わされて最終的な全ビットをもつディジタ ル値となる。

20

【0113】中間保持回路9は、まず第1増幅回路6か らの出力を充電する。次に第1ラッチ回路8がラッチ状 態のクロック期間において、デマルチプレクサ11を介 して第2増幅回路15に電荷を転送する。第2増幅回路 15は、デマルチプレクサ11が選択状態のクロック期 間において、中間保持回路9から出力された電圧を受け 取り、標本化する。第3増幅回路17Aおよび17B は、標本化された電圧を受け取り、増幅する。第2ラッ チ回路18は、第3増幅回路17Aおよび17Bによっ て増幅された電圧をディジタル値に変換し、ラッチ状態 において下位データ処理回路20に出力する。下位デー タ処理回路20が演算のクロック期間において、上位デ ータ処理回路13からの上位のディジタル値および下位 データ処理回路20からの下位のディジタル値が得られ るので全ビットをもつ最終的なディジタル値を演算する ことができる。図22からわかるように、入力アナログ 信号と出力ディジタル信号とのタイムラグは、5クロッ ク期間であるが、それぞれの回路要素の動作は、2クロ ック期間で完結する。

【0114】なお以上、説明した実施形態においては、 上位のディジタル値が3ビットの情報をもち、下位のデ ィジタル値が1ビットの情報をもつとしたがこれには限 られない。

【0115】(実施形態3)以下に本発明の信号伝達回 路をシミュレーションによって従来技術による信号伝達 回路と比較した結果を説明する。

【0116】図24は、本発明の信号伝達回路の回路図 である。駆動回路242は、入力信号源241から信号 を受け取り、増幅してスイッチ248の一方の端子に出 力する。保持状態のとき、スイッチ248およびスイッ チ2414がオンであり、スイッチ249がオフであ り、それにより容量C0は、入力信号源241の出力に 対応する電荷を保持する。転送状態のとき、スイッチ2 49がオンであり、スイッチ248およびスイッチ24 14がオフであり、それにより容量C0に保持された電 荷は、信号線243を介してインバータ2416の入力 端子に転送される。インバータ2416の入力端子およ び出力端子には、スイッチ2414および帰還容量24 15が接続されており、それにより入力端子に与えられ

た信号を増幅して被駆動回路244に出力する。このとき帰還容量2415の容量Cfをインバータ2416の利得で乗算した値にほぼ等しい等価的な容量が、インバータ2416の入力端子とグラウンドとの間に接続されているとみなされる。

【0117】図25は、図24に示す信号伝達回路におけるスイッチ248、249、2414の動作タイミング、および被駆動回路244の入力電圧の変化を示す図である。保持1の期間において、スイッチ2414はオン状態であり、インバータ2416の入出力端子は等し 10い電圧値Vaに固定される。このとき帰還容量2415は電荷を蓄積しない。

【0118】次に転送1の期間に入ると、スイッチ2414はオフ状態に変化する。このとき保持容量2410は蓄積していた電荷量に応じてスイッチ249を介して容量C1および帰還容量2415に電荷が分配される。インバータ2416の利得の絶対値 | A | が1よりもじゅうぶん大きい場合には、信号線243の容量C1の値が支配的でなくなり、インバータ2416の出力電圧と電圧Vaとの差は、容量C0およびCfの比によって制御することが可能になる。

【0119】上述のように、図24の信号伝達回路においては、被駆動回路244に入力される入力電圧および基準電圧の差電圧を増幅することが可能であり、さらにインバータ2416の利得、および保持容量C0および帰還容量2415の容量比を任意に設定することにより増幅度を制御できる。

【0120】図26は、図24に示す本発明の信号伝達回路の出力電圧の波形と、図27に示す従来の信号伝達回路を出力電圧の波形とを示す図である。いずれの波形 30もシミュレーションにより求められている。図27は、従来技術による信号伝達回路の構成を示す図である。駆動回路272は、入力信号源271からの出力を受け取り増幅して、選択スイッチ276の一方の端子に出力する。被駆動回路274は、選択スイッチ276に接続された信号線273を介して信号を受け取る。信号線273とグラウンドとの間には寄生容量2718が存在している。

【0121】図28は、図27の従来の信号伝達回路の選択スイッチの選択状態と、被駆動回路274の入力電 40 圧とを示す図であって、横軸は時間を示す。図28において、選択スイッチ276がオンである選択状態2において、被駆動回路274の入力電圧が電圧V1からV2へとΔVだけ上昇する。スイッチ276が選択状態3でオフになると被駆動回路274の入力電圧は電圧V3に収束する。

【0122】またシミュレーションによって得られた本 発明の消費電流およびセトリング時間を従来技術によるものと比較するために表1に示す。

[0123]

【表1】

	本発明	従来技術		
消費電流	180 µ A	190 µ A		
セトリング時間	13ns	38 n s		

【0124】本発明による信号伝達回路と従来技術によるものとで消費電流がほぼ同等である場合には、本発明の信号伝達回路は、従来技術による回路に比べてセトリング時間が約1/3に短縮される。

【0125】なお本実施の形態においては、インバータ 2416の構成および帰還容量2415の容量値は任意 である。また、本実施の形態におけるスイッチ248、 249、2414の動作タイミングは、信号伝達回路の 動作を損なわない範囲において任意のタイミングで動作 させることが可能である。

【0126】(実施形態4)図29は、本発明による信

号伝達回路を用いた固体撮像素子の回路図である。図29において、291は光を電荷に変換するダイオード (いわゆるフォトダイオード)、292および295は寄生ダイオード、293はスイッチである。ダイオード291の陽極 (アノード)はスイッチ293の一方の端子に接続されていて、負極 (カソード)はノードAに接続されている。スイッチ293の他方の端子は定電圧Vaに接続されている。寄生ダイオード295の陽極 (アノード)は定電圧Aに接続され、負極 (カソード)はノードAに接続されている。スイッチ293、ダイオード291および292によって光を検出する画像素子294を構成している。図29の構成例では、ダイオード291およびスイッチ293に加えて、寄生ダイオード2

92を加えた構成を画像素子294とし、ノードAと定

電圧Aとの間にも寄生ダイオード295を考慮する。こ

れらの寄生ダイオードを考慮するのは、画像素子294

をMOSトランジスタで構成する場合に生じるからであ

【0127】図29のダイオード291は、逆バイアスによる接合容量を寄生容量として含んでおり、これが図1のC0に対応する。ノードAに接続されている配線の容量およびダイオード295の寄生容量は、図1の容量C1に対応する。インバータ296、スイッチ297および容量298は、図5のインバータ202、スイッチ206および容量204にそれぞれ対応する。したがって図1を参照して説明した関係C0<<(C1+C2)およびC1<C2がなりたつことが好ましいことは、本実施形態においてもあてはまる。また本実施形態においては、その入力端子および出力端子に容量298が接続されたインバータ296が使われるが、この代わりに図6に示す可変容量を用いてもよい。

【0128】5つの画像素子294の出力端子292は 共通 (ノードA) に接続されて、インバータ296の入 50 力端子に接続されている。5つの画像素子294の出力

端子292も共通に定電圧Aに接続されている。5つの 画像素子294のそれぞれのスイッチ293は走査回路 299の出力信号L1~L5によって開閉制御されてい る。インバータ296の入出力端子間に接続されたスイ ッチ297は走査回路299の出力信号L0によって開 閉制御されている。5つの画像素子294を面配置の第 1行画像素子群29G1とする。第2行および第3行画 像素子群29G2および29G3は、第1行画像素子群 29G1と同じ構成なので詳細な説明は省略する。

【0129】光学レンズによる像は行と列に配列された 各画像素子294に蓄積された電荷を読み出すことによ って電気信号に変換する。像は各画像素子294に対応 する電気信号に変換されるわけである。言い換えれば、 各画像素子294を構成する光を検出するダイオード2 91に蓄積された電荷を電圧変換することにより、画像 の電気信号への変換を実現できる。

【0130】以下は、動作についての説明である。各画 像素子294のスイッチ293の開閉動作とインバータ 296の入出力端子間に接続されたスイッチ297の開 閉は走査回路299によって制御されている。図30 は、走査回路299の制御手順を示すタイミングチャー トである。以下にこの制御手順を図30を参照して説明 する。

【0131】基本クロックは走査回路299の入力端子 2910に入力され、この基本クロックから走査回路2 99によって走査クロックL0~L5が出力される。ク ロック信号LOはスイッチ297の制御信号であり、ク ロック信号L1~L5は列配置の各画像素子を構成する スイッチ293の制御信号である。スイッチ297を制 御するクロック信号LOはハイレベルのとき閉状態(O 30 N) であり、ローレベルのとき開状態(OFF)を表 す。クロック信号L1~L5はローレベルのとき閉状態 (ON) であり、ハイレベルのとき開状態(OFF)を 表している。

【0132】第1の期間では、第1列の画像素子294 を構成している光を検出するダイオード291に蓄積さ れた電荷量を初期化することが目的である。この期間に おいてスイッチ297は閉状態で反転増幅回路の入力端 子と出力端子間は短絡されて反転増幅回路の出力端子か らはバイアス電圧Vbが出力される。

【0133】クロック信号L1は第1列のスイッチ29 3を閉状態にするのでダイオード291は定電圧Vaに 接続される。ここで、定電圧Vaはバイアス電圧Vbよ りも低い電圧でダイオード291と寄生ダイオード29 2および295を十分に逆方向にバイアスできるとす る。ダイオード291は逆方向にバイアスされているの でp-n接合面では空乏層が発達する。空乏層は電気伝 導率が低いためにp領域とn領域間は容量となる。この 容量を空乏層容量と呼ぶ。空乏層容量値はスイッチ29 3が閉状態では定電圧Vaとバイアス電圧Vbの電圧差 50 た電荷を初期化したのちに空乏層領域に入射した光のエ

によって決定される値Cdlとなり、この空乏層容量に 蓄積される電荷量はQ1=Cd1・(Vb-Va)とす る。

【0134】第2~第9の期間では、第1列の画像素子 を構成するダイオード291は光のエネルギーを電荷量 に変換して蓄積することを目的とする。この期間におい てクロック信号L1は第1列の画像素子を構成するスイ ッチ293を開状態とする。このとき、光のエネルギー (hv:hはプランク定数、vは光の振動数) はダイオ 10 ード291のp-n接合面にある空乏層に存在する原子 核に束縛されている電子を励起する。この励起された電 子の個数は光のエネルギー(hv)の増大に対して増大 する。励起現象はp領域における空乏層では正孔を発生 させ、n領域における空乏層では電子を発生させること となる。正孔はp領域に蓄積され電子はn領域に蓄積さ れる。これは光のエネルギー(hv)によって発生した 電荷であり、この電荷量を△qとする。この時点での、 空乏層容量に蓄積された電荷量は($Q1 + \Deltaq$)であ

【0135】第10の期間では、第1列の画像素子を構 成するダイオード291に蓄積された電荷量 Aqをイン バータ296の入出力端子に接続された容量298に転 送し電圧として出力することを目的としている。この期 間では、スイッチ297は開状態でスイッチ293は閉 状態となり、ダイオード291の陽極が定電圧Vaに接 続される。インバータ296の負帰還動作により端子A はスイッチ297が開放状態ではあるがバイアス電圧V bからほとんど変化しない。インバータ296の負帰還 動作によってダイオード291に与えられる電圧はほぼ (Vb-Va)となり、空乏層容量は値がCd1にな り、蓄積された電荷がQ1にもどる。その結果、先の期 間(第2~第9の期間)に光のエネルギー(hv)によ って蓄積された電荷 A q は容量 298 に移動する。

【0136】ここで、第2~第9の期間に寄生ダイオー ド292にある空乏層は遮蔽されていて光は入らないた め、この空乏層には新たな電荷は発生していない。さら に、寄生ダイオード295にある空乏層も遮蔽されてお り、光による新たな電荷は発生しない。しかも、寄生ダ イオード295の両端の電圧差がほとんど変化しないた 40 めに存在する電荷は容量298にはほとんど移動しな い。

【0137】したがって、この第10の期間ではダイオ ード291に蓄積された電荷△qのみが容量298に転 送される。この転送された電荷Δqは容量298の容量 値C2によって電圧 $Vo = \Delta q/C2$ (ただし、インバ ータ296の電圧利得は十分に大きいとする) に変換さ れ、出力端子2911~2913にそれぞれ出力され

【0138】以上の説明は、第1列の画像素子が蓄積し

ネルギーを電荷に変換したのちインバータ296の容量 に変換された電荷を転送して電圧として出力する一連の 動作を第1~10の期間に場合わけして説明をおこなっ た。残りの第2~5列は第1列と同じ動作を、それぞれ 基本クロックの半周期おくれて実行してゆく。こうして 順次に各画像素子に蓄積された電荷を電圧信号に変換し て行く。

【0139】固体撮像素子2914は、画像を電波に変 換して遠隔地の画像表示装置に映し出す装置に応用でき る。図31は、図29の固体撮像素子2914を応用し たデバイスの構成を示すブロック図である。図31のデ バイスは、画像を電波に送信する送信部と、電波を受け て画像を映し出す受信部とを備えている。同じ参照符号 をもつ図29および図31に描かれた構成要素は互いに 対応している。送信部において、3115は各構成要素 に必要なクロック信号を供給するクロック発生回路であ る。3116は撮像素子2914の出力端子2911~ 2913の連続的な電気信号 (いわゆるアナログ信号) を離散的な電気信号(いわゆるデジタル信号)に変換す るA/D変換器である。3117はA/D変換器311 6によって変換されたデジタル信号を電波として送信し やすい形態にする信号処理回路であり、3118は信号 処理回路3117の出力信号を電波に変換する送信回路 3118である。

【0140】受信部において、3120は受信部の各構 成要素に必要なクロック信号を供給するクロック発生回 路である。3119は送信部の送信回路3118からの 発信電波を受信する受信回路である。3121は受信回 路からの信号を、デジタル信号処理する信号処理回路で ある。3122は信号処理回路3121のデジタル出力 信号をアナログ電気信号に変換するD/A変換回路であ る。3123はアナログ電気信号によって結晶構造を変 化させて反射率を制御し、人に見えるように画像を映し 出す液晶ディスプレイである。

【0141】送信部の固体撮像素子2914は、撮像素 子によって変換されたアナログ電気信号を各列ごとに端 子2911~2913に出力する。端子2911~29 13のアナログ電気信号は各端子ごとに設けられたA/ D変換器3116によってデジタル信号に変換され画像 データになる。信号処理回路3117は、変換されたデ 40 ィジタル信号を受け取り、画像データのデジタル信号処 理によって送信に適したシリアル・データに変換する。 送信回路3118は、変換されたシリアルデータを変調 して、電波のかたちで送信する。

【0142】受信部の受信回路3119は、電波を受信 し、必要な電圧を得るために受信信号を増幅し、波形整 形を施す。信号処理回路3121は、受信回路3119 から出力されたデジタル出力信号を受け取り、電波のか たちでの信号伝送中に受けたノイズおよび歪みをデジタ ル信号処理を用いて除去する。D/A変換器3122

は、信号処理回路3121から出力されたディジタル信 号を受け取り、これをアナログ電気信号に変換し、液晶 ディスプレイ3123を駆動することによって、撮像素 子2914によって撮られた画像を再生する。

【0143】特に、送信部においては、撮像素子291 4、クロック発生回路3115、A/D変換器3116 および信号処理回路3117は、CMOSプロセスによ って構成することができるので、送信回路3118を除 く回路をワンチップで製造することができる。さらにC 10 MOSプロセスの微細化が進めば高周波回路を含む送信 回路3118も集積することが可能となる。

【0144】第4の実施形態によれば、既に説明した信 号伝達回路および信号伝達方法と、A/D変換器と同様 の効果を得ることができる。すなわち入力信号源の駆動 力が小さく、駆動すべき信号線などが有する寄生容量が 大きい場合でも、高速かつ高効率の信号伝達をおこなう ことができる。

[0145]

【発明の効果】本発明の信号伝達回路および信号伝達方 法によれば、アナログ信号を大きな寄生容量をもつ信号 20 線を介して、小さい駆動能力で高速に伝達することがで きる。また本発明のA/D変換器によれば、アナログ信 号を小さい駆動能力の増幅回路を用いてディジタル信号 に変換することができる。その結果、A/D変換器の消 費電力を小さくすること、および集積化されたA/D変 換器の半導体チップのチップ面積を小さくすることが可 能になる。また本発明のA/D変換器によれば、D/A 変換器を用いる必要がないので、それによっても、低消 費電力化およびチップサイズの削減が可能になる。また 30 本発明の固体撮像素子によれば、前述の本発明のA/D 変換器と同様の効果を得ることができる。

【図面の簡単な説明】

【図1】本発明の信号伝達回路および信号伝達方法の原 理を示す図である。

【図2】 (C1+C2) >> C0が成り立つときの図1 の回路の等価回路図である。

【図3】容量C0に電荷Q0を供給する電荷供給部の一 例を示す回路図である。

【図4】ダイオードを用いた電荷供給部を示す回路図で

【図5】変換部200の一例を示す回路図である。

【図6】可変容量を用いる変換部200の回路図であ

【図7】本発明によるA/D変換器のブロック図であ

【図8】本発明によるA/D変換器の回路図である。

【図9】第1増幅回路6の回路図である。

【図10】スイッチS1~S3のオン・オフと、第1増 幅回路6の動作状態(標本化および増幅)とを示す図で 50 ある。

【図11】第1ラッチ回路8および第2ラッチ回路18 の回路図である。

【図12】スイッチS4およびS5のオン・オフと、第1ラッチ回路8および第2ラッチ回路18の動作状態 (ラッチおよびスルー) とを示す図である。

【図13】中間保持回路9の回路図である。

【図14】スイッチS6のオン・オフと、中間保持回路9の動作状態(充電および転送)とを示す図である。

【図15】デマルチプレクサ11の回路図である。

【図16】スイッチS7~S10のオン・オフと、デマ 10 チャートである。 ルチプレクサ11の導通状態(i1~i4)とを示す図 【図31】図29 である。 バイスの構成を示

【図17】第2増幅回路15の回路図である。

【図18】スイッチS11のオン・オフと、第2増幅回路15の動作状態(リセットおよび標本化)とを示す図である。

【図19】図8のA/D変換器のうち、第1増幅回路 6、中間保持回路9、デマルチプレクサ11、信号線列 および第2増幅回路15を代表する要素を示す回路図で ある。

【図20】第3増幅回路17Aおよび17Bの回路図である。

【図21】スイッチS12~S14のオン・オフと、第3増幅回路17Aおよび17Bの動作状態(標本化および増幅)とを示す図である。

【図22】図8に示す回路の要素がおこなう動作のタイミングを示す図である。

【図23】従来技術による直並列型A/D変換器を示す ブロック図である。

【図24】本発明の信号伝達回路の回路図である。

【図25】図24に示す信号伝達回路におけるスイッチ 248、249、2414の動作タイミング、および被 駆動回路244の入力電圧の変化を示す図である。

【図26】図24に示す本発明の信号伝達回路の出力電 圧の波形と、図27に示す従来の信号伝達回路を出力電 圧の波形とを示す図である。

【図27】従来技術による信号伝達回路の構成を示す図である。

28

【図28】図27の従来の信号伝達回路の選択スイッチの選択状態と、被駆動回路274の入力電圧とを示す図である。

【図29】本発明による信号伝達回路を用いた固体撮像素子の回路図である。

【図30】走査回路299の制御手順を示すタイミング チャートである。

【図31】図29の固体撮像素子2914を応用したデバイスの構成を示すブロック図である。

【符号の説明】

1、2 定電圧源

3 アナログ信号源

5 第1增幅回路列

6a~6i 第1增幅回路

7 ラッチ・中間保持回路列

8 a ~ 8 i ラッチ回路

20 9 a ~ 9 i 中間保持回路

10 デマルチプレクサ列

11a~11i デマルチプレクサ

12 信号線列

sil~si4 信号線

14 第2増幅回路列

15a~15d 第2增幅回路

16 補間回路

17A1~17A4、17B1~17B3 第3增幅回路

30 18a~18g ラッチ回路


19 クロック発生回路


20 下位データ処理回路


21 演算回路

22 クロック入力端子

23 出力端子









【図22】

	変換周期						
第1增幅回路6	領本化	//增幅//	授本化	増幅	根本化	増幅	接本化
第1ラッチ回路8	ラッチ	Biril		スルー	ラッチ	スルー	ラッチ
- 上位データ処理回路 I 3	遊択	上位于-9		上京データ (1)111111	選択	上位データ	遊択
中間保持回路9 -	転送			充電	転送	充電	転送
デマルチプレクサート	選択		发 进级	待機	遊択	待機	選択
第2増幅回路15 -	擬本化	//////////////////////////////////////		りセット	機本化	リセット	標本化
第3增幅回路17A,17B -	増福			リセット	増幅	リセット	増幅
第2ラッチ国路18 -	スルー	ラッチ			スルー	ラッチ	スルー
下位データ処理回路20 -	下位データ	演算	下位データ	演算	アファファファ 下位データ アグライク		下位データ


【図24】




【図27】




【図25】



【図28】









【図29】

【図31】





フロントページの続き

(72)発明者 岡本 陽一

大阪府門真市大字門真1006番地 松下電器 産業株式会社内